PATENT ABSTRACTS OF JAPAN

(11) Publication number: 58168333 A (43) Date of publication of application: 04.10.1983

(51) Int. Cl H03L 7/08

(21) Application number: 57050438 (71) Applicant: FUJITSU LTD

(22) Date of filing: 29.03.1982 (72) Inventor: TANIGUCHI YOSHIHIKO SUZUKI HAYASHI
NAKAMURA YOSHINORI

(54) PHASE COMPARING SYSTEM OF PHASE LOCKING LOOP CIRCUIT


(57) Abstract:

PURPOSE: To reduce the output of a undesirable wave due to phase comparison with a simple constitution of one-system phase locking loop, by controlling a VCO (voltage controlled oscillator) by the differential signal between the counted number of input pulses and the counted number of output pulses.

CONSTITUTION: An input pulse train $S_i(f_0)$ is counted up in the first counter 9. The second counter 14 counts down the output obtained by subjecting an output $S_0(f'_0)$ of a VCO13 to N frequency division. Values of both counters are added in an operating circuit 10. The obtained value is proportional to the phase difference between $S_i(f_0)$ and $S_0(f'_0)$. This value is converted to an analog voltage value by a D/A converter 11 and is applied to a control terminal of the VCO13 through a low pass filter 12 to constitute a phase comparing loop. Though the output value of the D/A converter varies in a range of 1 in a certain ratio, this variance is suppressed by the low pass filter 12; and thus, the

variance of the control voltage is small, and undesired waves in an oscillation frequency ${\rm f'}_0$ are reduced.

COPYRIGHT: (C)1983,JPO&Japio



JP58168333A

Publication	litle:			

PHASE COMPARING SYSTEM OF PHASE LOCKING LOOP CIRCUIT

Abstract:

Abstract of JP 58168333

(A) Translate this text PURPOSE:To reduce the output of a undesirable wave due to phase comparison with a simple constitution of one-system phase locking loop, by controlling a VCO (voltage controlled oscillator) by the differential signal between the counted number of input pulses and the counted number of output pulses. CONSTITUTION:An input pulse train Si(f0) is counted up in the first counter 9. The second counter 14 counts down the output obtained by subjecting an output S0(f0) of a VCO13 to N frequency division. Values of both counters are added in an operating circuit 10. The obtained value is proportional to the phase difference between Si(f0) and S0(f0). This value is converted to an analog voltage value by a D/A converter 11 and is applied to a control terminal of the VCO13 through a low pass filter 12 to constitute a phase comparing loop. Though the output value of the D/A converter varies in a range of 1 in a certain ratio, this variance is suppressed by the low pass filter 12; and thus, the variance of the control voltage is small, and undesired waves in an oscillation frequency f0 are reduced.

Courtesy of http://v3.espacenet.com

⑨ 日本国特許庁 (JP)

① 特許出願公開

[®] 公開特許公報 (A)

昭58-168333

⑤ Int. Cl.³ H 03 L 7/08 識別記号

庁内整理番号 6964-5 J ❸公開 昭和58年(1983)10月4日

発明の数 1 審査請求 未請求

(全 5 頁)

砂位相同期ループ回路の位相比較方式

②特 願 昭57-50438

②出 願 昭57(1982)3月29日

⑩発 明 者 谷口良彦

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 鈴木林

川崎市中原区上小田中1015番地 富士通株式会社内

⑫発 明 者 中村善律

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

⑪代 理 人 弁理士 山谷皓栄

明 細 書

1. 発明の名称

位相同期ループ回路の位相比較方式

2. 特許請求の範囲

3. 発明の詳細な説明

(1) 発明の技術分野

本発明は位相同期ループ回路の位相比較方式に関し、特に位相比較回路に起因する出力不純波の発生を小さくするように構成した位相比較方式に関するものである。

② 技術の背景

位相比較器、低域炉波器、電圧制御発接器かよび必要に応じて設けられた分周器などで構成された位相同期ループ(PLL: Phase Locked Loop)回路は、入力信号と同一周波数、同一位相のきわめて安定した出力信号を比較的簡単に発生できること、1つの基準信号の整数倍または整数分の1の周波数に同期した多数の安定した信号を発生できること等の特徴があるために、近年、適信機器、側定機器、自動制御機器等に多く使用されている。

この位相 | 期 ルーブ | 回路 に おいて は、位相 比較 器 に よって 得 られる 入力 基準 信号と出力 信号の 位 相差に 比例 した 制御 電圧 で 電圧制 御 発振器 の 発 場 散 数 を 制御 するが、 との 制御 電圧 は、 入力 基準 信号と 出力 信号の 位相差が 一定 と なる と きの 制御 電圧を中心に位相比較周波数で変動しているので、 出力信号の中には入力基準信号と同じ周波数(分 周器のあるときはその通倍周波数)の他に、それ と位相比較関波数で変調された不純波を含むこと になる。そこで位相同期ループ回路にかいては、 この位相比較器に起因する出力不純波の発生を小 さくすることが重要な課題であり、これまでに出 力不純波の発生を小さくするようにした位相同期 ループ回路が種々提案されている。

(8) 従来技術と問題点

がアナログ電圧加算器3で結合されている。

この回路構成では、まずデイジタル位相制御ループで租位相同期がとられ、アナログ位相制御ループで接細位相同期が行われて、出力周波数を安定な N×f。(foは入力基準信号周波数)とし出力不純波の発生を小さくしている。なおこのような回路としては、例えば特開昭 53-21558号公報で示されているものがある。

しかし、この第1図に示す回路では、アナログ位相制御ループとデイジタル位相制御ループとを必要とするため回路規模が大きくなり、かつアナログ位相制御ループの引込み範囲がデイジタル位相制御ループの制御ステップのほぼ2倍になるようにアナログ位相制御ループの利得を調整する必要があるので回路調整が複雑になるのをまぬがれなかつた。

(4) 発明の目的

本発明は前記の如き問題点を改善するために、 比較的簡単な回路構成で、しかもアナログ的な利 得調整を必要とせずに位相比較に起因する出力不

純波の少ない位相同期ループ回路の位相比較方式 を提供することを目的とするものである。

(6) 発明の構成

本発明はとのような目的を並行するため、基準クロックを計数する第1のカウンタと、電圧制御発設の出力クロックを計数する第2のカウンタと、前配第1のカウンタを計数はび第2のカウンタの計数値を連続して比較して前配基準クロックと出力クロックの位相差に比例したデイジタル量を出力力はに変換するデイジタル・アナログ変換手段にこのアナログ電圧から交流成分を除去しては減严度にで、アナログ電圧が多いのでは、新配電圧制御発振器の出力、関波を有し、新配電圧制御発振器の出力、関波を引してに制御発振器が開発を有し、新配電圧制御発振器の出力、関波を引してにときを特徴とする。の

本発明の一実施例を第2図~第4図にもとづき説明する。

第2図は本発明の一実施例構成図、第3図はその動作説明図、第4図は位相差対電圧制御発振器

制御電圧特性図である。

また演算回路 1 0 に どの 演算を行わせるか は他の 回路 要素により定まるが、 いずれの 演算方式を 採用しでも 演算回路 1 0 の 出力として、 入力 クロックと 出力信号 8。の クロック の 位 柏差に 比例 した デイ ジョル 量が発生するような 演算が行われる。 次に 第 1 カウン タ 9 として 8 ピットの アップカウンタを使用し、 第 2 カウン タ 1 4 として 8 ピットの ダウンカウン タを使用し、 演算回路 1 0 とし て8 ピットの加算演算回路を使用した場合を例に とつて、第2 図の動作を第3 図、第4 図を参照し ながら説明する。

いま、第1カウンタ9 に関波数 f_0 のパルス (又は正弦波をパルス整形したもの) の入力基準信号 S_L (第 3 図(f(a)) による基準クロックが供給されるとき、 S_L ビットのこの第1カウンタ9 はこの※準クロックの立上りで駆動され、 [0] から [255] まで順次計数し、 [256] を計数するときに [0] に復帰する計数動作を繰返す(第 3 図(f(a)) [0]

一方、第2カウンタ14はダウンカウンタで構成されているために、電圧制御発振器13の出力信号 S。 (周波数fo') の出力クロックの立上りで駆動されると、「255」から1ずつ減少して「0」となり次に再び「255」に復帰する計数動作を繰返す(解3図(1)(e)、(4))。

演算回路 1 0 において、第 1 カウンタ 9 および 第 2 カウンタ 1 4 の計数値に対して加算が行われ るときにその加算値が「 2 5 6 」以上になれば、

第3図(1)の(4)は同期状態を詳細に示したものである。 この例によれば同期時には、複算回路 10の計数出力は「127」と「128」が位相差 θ 。 (この値は 127×2 = と 128×2 = の間にあることになる)に応じて決まる一定の比率で交互に出現する。 このため D/A 変換器 110 出力も「127」と「128」の入力に相当するアナログ電 127 と「128」の入力に相当するアナログ電器 12により初圧される。 この変動は低敏 御発振器 13に供給される制御電圧の変動が非常に少ないので、発振周波数 160 は不純波の少ないものが得られるととになる。

第 3 図(は $f_o > f_o'$ の場合の同期引込み動作 を説明したものである。とこで(a')は入力基準信 「256」を滅算した値が出力として発生する(第3図(イ/ሬ)、数字は出力の計数値を示す)。

第1カウンタ9はアップカウンタであり第2カウンタ14はダウンカウンタであるので、演算回路10の加算出力は入力基準信号 S」と出力信号 S。の位相差に比例した計数値を示すことになる。したがつて演算回路10の計数出力をD/A変換器11により D/A 変換すれば、入力基準信号 S」と出力信号 S。の位相差に対応したアナロク電圧が得られる。

第4 図は入力基準信号 S i と出力信号 S o との 位相差と、D / A 変換器 1 1 の出力電圧すなわち電 圧制御発振器 1 3 の制御電圧の関係を示すもので ある。

第2図において、入力蒸準信号 Si と出力信号 So との位相差が増加すると、すなわち fo > fo'となると D/A 変換器 1 1 から発生する制御電圧が増加して電圧制御発振器 1 3 の発振出力局波数 fo'を上げる。また入力基準信号 Si と出力信号 So の位相差が減少すなわち fo < fo'. となると

号 S b (周波数 f。)の波形図、(b) は第 1 カウンタ 9 の計数出力、(c) は電圧制御発振器 1 3 の出力 (f) は電圧制御発振器 2 カカカ (c) (d) は第 2 カウンタ 1 4 の 計数出力を示す。

また $f_0 < f_0'$ の場合は演算回路 10 の計数出力が $f_0 > f_0'$ の場合と逆に変動を併いながら減少するように動作して同期が行われることになる。

次に第2図において位相同期ペープ中に 1/k分 開器 1 5 を設けた場合について説明する。この場合には電圧制御発振器 1 3 の発振周波数は N×fe'となるが、第2カウンタ1 4 に供給される信号は1/N に分周されて fe'となるので、演算回路 10では前記第3図において説明したものと同様な操作が行われる。したがつて 1/N 分周器 1 5 を設けた場合は電圧制御発振器 1 3 の発振出力 周波数が N fe'となるだけで、その同期制御動作は 1/k 分周器 1 5 のない場合と同様になる。

なお前配説明において、第2カウンタ14の計数開始値として「128」の場合について説明したが、勿論他の値をとつてもよく設定された同期時の制御電圧レベルに対応して決められるものである。この場合、演算回路10の計数出力(第3図(1)(4))は「128」とは異つた値をとつて同期状態に入ることになる。

それから第2カウンタとして第1カウンタと同じアップカウンタを使用するときは、演算回路として滅算回路を使用することにより、入力基準價

号Si と出力信号 S。の位相差に比例した計数出力が得られる。

また 1/N 分周器 1 5 を使用する代りに複算回路内で第 2 カウンタの 1/N 除算操作を行うようにしてもよい。 さらに 1/N が 1/2n のときは、 (復興回路で入力データを n ピットシフトすることにより 1/2n の除鎖を行うととができる。

とのように、演算回路は他の回路構成に応じた 演算を行うことにより、第1カウンタから供給される第1のクロックと第2カウンタから供給され ム第2のクロックの位相差に比例したデイジタル 量が出力される。

次に本発明の他の実施例を第5図について説明する。この第5図のものは 1/N 分開器を使用した場合の例であり、周波数分割多重(FDM)適低に使用する主発振器を構成するものである。

第5回において、16はアップカウンタ、17 は加算質算回路、18は D/A 変換器、19は低 域炉波器、20は亀圧制御発振器、21は 1/62 分周器、22はダウンカウンタ、23は 1/30 分

周器、 2 4 は 1/5 分周器、 2 5 は 1/3 分周器 である。

いま60KHZの入力信号より整形して得られた 同じ間波数のクロックの入力基準信号 S_{\perp} を受けて8ビットのアップカウンタ16は計数を行う。 電圧制御発振器 20は3720KHZ の出力信号 S_{04} を発生するが、その出力は 1/62 分間器 21により60 KHZ に分間されて監視電流出力分配 S_{04} となるとともに、 1/50 分間器 23 により分間 35 により分間 36 により分別 36 により分別 37 により分別 38 により分別 38 により分別 38 により分別 38 により分別 38 により 38 にはい 38 により 38 により 38 にはい 38 にはい

8 ピットのアップカウンタ16 の計数値と8 ピットのダウンカウンタ22 の計数値は加算演算回路17 に入力され、その出力は8 ピットの D/A 変換器18 に入力される。との D/A 変換器18

は アップカウン 8 1 6 及び ダウンカウン 8 2 2 から の 各 クロック の 位 相差に比例した 制御 覚 圧 を発生 し、 低域 沪波器 1 9 を 軽由 して 電 圧 制 御 発 振器 2 0 の 発 援 出 力 閣 波 数 を 制 御 する。 そして その 位相 同 期 動 作 は 、 前 配 第 2 図 ~ 第 4 図 で 説 明 した もの と 回 様 に して 行われる。

(7) 発明の効果

本発明によれば一系統の位相同期ループの簡単な回路構成で位相比較に起因する出力不純波を小さくすることができるので、回路規模を小さくてきる。また従来例に比較してデイジタル処理によりアナログ的な利得調整が不要となるので、回路調整が容易である。さらに部品点数が少なくなるため、信頼性の向上、電力消費を軽減させることができる。

4. 図面の簡単な説明

第1 図は従来の位相同期ループ回路、第2 図は本発明の一実施例構成図、第3 図はその動作説明図、第4 図はその動作説明図、第4 図はその位相差対電圧制御発振器制御電

圧特性図、第 5 図は本発明の他の実施例構成図である。

図中、1 は位相比較器、2 は低域更波器、3 は
アナログ電圧加算器、4 は電圧制御発振器、5 は
ビート検出器、6 はアツブダウン・カウンタ、7
は D/A 変換器、8 は 1/N 分開器、9 は第 1 カ
ウンタ、1 0 は演算回路、1 1 は D/A 変換器、
1 2 は低域更波器、1 3 は電圧制御発振器、1 4
は第 2 カ ウンタ、1 5 は 1/N 分周器、1 6 はア
ツブカウンタ、1 7 は加算複算回路、1 8 は D/A
変換器、1 9 は低域更波器、2 2 は電圧制御発振器、
2 3 は 1/5 0 分周器、2 2 は 1/5 分周器、2 5 は 1/5 分周器、2 5

特許出顧人 富士通株式会社 代理人弁理士 山 谷 晧 榮

